admin管理员组文章数量:1530886
2024年6月12日发(作者:)
(19)中华人民共和国国家知识产权局
(12)发明专利说明书
(21)申请号 CN2.X
(22)申请日 2012.07.19
(71)申请人 中兴通讯股份有限公司
地址 518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部
(72)发明人 庞贺
(74)专利代理机构 北京派特恩知识产权代理事务所(普通合伙)
代理人 张颖玲
(51)
H04J3/06
H04L12/56
H04L29/08
(10)申请公布号 CN 102769505 A
(43)申请公布日 2012.11.07
权利要求说明书 说明书 幅图
(54)发明名称
一种实现时钟同步的方法及装置
(57)摘要
一种实现时钟同步的方法及装置,
包括根据报文传递的线路延迟及主从时钟
的频率差,获取总线路延迟;根据总线路
延迟获取时间差,并利用该时间差进行时
钟同步。本发明充分考虑了报文传递的线
路延迟,以及主从时钟的频率差,使得总
线路延迟的获得更加准确,进而保证了时
间差的准确性,最终有效提高了IEEE1588
时间同步的精度。
法律状态
法律状态公告日
法律状态信息
法律状态
权 利 要 求 说 明 书
1.一种实现时钟同步的方法,其特征在于,包括:
根据报文传递的线路延迟及主从时钟的频率差,获取总线路延迟;
根据总线路延迟获取时间差,并利用该时间差进行时钟同步。
2.根据权利要求1所述的方法,其特征在于,所述获取总线路延迟Dk
为:
mfrac> >
mo>
mrow>
mes; >
mo>
/mi>
mo>
/mi>
mrow>
ow>>
其中,t1、t2、t3和t4为IEEE1588基本时间戳,k表示某一时刻,(k-1)表示k时
刻的前一时刻。
3.根据权利要求2所述的方法,其特征在于,所述IEEE1588基本时间戳t1、t2、t3
和t4的关系为:
mn>
mtr>
其中,D1为线路延迟请求Pdelay_req报文传递给延迟响应端Responder的线路延
迟;D2为线路延迟响应Pdelay_resp报文传递给延迟请求端Requestor的线路延迟;
offset2为t2时刻点,延迟请求端Requestor和延迟响应端Responder之间的时间差
offset;offset3为t3时刻点,延迟请求端Requestor和延迟响应端Responder之间的
时间差offset。
4.根据权利要求3所述的方法,其特征在于,所述IEEE1588基本时间戳t1、t2、t3
和t4的关系进一步为:
mo> >
ed>
其中,offset1为t1时刻点,延迟请求端Requestor和延迟响应端Responder之间的
时间差offset;Drift为频率差。
5.根据权利要求4所述的方法,其特征在于,所述频率差Drift为:
mo>( o>- /mi> mo> ow>>其中,假设D1和D2都为D。 offset的方法为:offset=T2′-T1′-Pdelay; 其中,T1’为主时钟端发送同步报文的时间,T2’为从时钟端接收同步报文的时间; Pdelay为所述总线路延迟。 7.一种实现时钟同步的装置,其特征在于,包括:总线路延迟获取模块、时间差获 取模块以及同步模块,其中, 总线路延迟获取模块,用于根据报文传递的线路延迟及主从时钟的频率差,获取总 线路延迟,输出给时间差获取模块; 时间差获取模块,用于根据来自总线路延迟获取模块的总线路延迟获取时间差,输 出给同步模块; 同步模块,用于利用来自时间差获取模块的时间差进行时钟同步。 说 明 书 技术领域 本发明涉及IEEE1588时钟同步技术,尤指一种IEEE1588标准的P2P模式下的精 密时钟协议(PTP,Precision Timing Protocol)链路,实现时钟同步的方法及装置。 背景技术 1588IEEE的全称是网络测量和控制系统的精密时钟同步协议标准,简称为PTP。 图1(a)是现有IEEE1588的P2P模式下计算链路延迟的基本原理示意图,图中t1、 t2、t3和t4为IEEE1588基本时间戳;图1(b)是现有进行时钟同步的时间差的表示 示意图,其中T1’为主时钟端发送同步报文的时间,T2’为从时钟端接收同步报文 的时间。公式(1a)是现有进行时钟同步时,获取线路延迟Pdelay的计算方法;公式 (1b)是根据计算得到的线路延迟获取用于进行时钟同步的时间差offset。 Pdelay=((t2-t1)+(t4-t3))/2 (1a) offset=T2′-T1′-Pdelay (1b) 从上述计算方法可见,按照公式(1a)和公式(1b)获得的时间差offset,虽然计算简单, 但是没有考虑频率偏移对时间同步的影响,利用计算得到的时间差offset进行时钟 同步,必然影响时间同步的精度。 因此,在P2P模式下,现有按照IEEE158标准进行时钟同步时,仅仅考虑了线路 延迟,方法虽然简单,但是严重影响了时间同步的精度。 发明内容 有鉴于此,本发明的主要目的在于提供一种实现时钟同步的方法及装置,能够有效 提IEEE1588标准时间同步的精度。 为达到上述目的,本发明的技术方案是这样实现的: 一种实现时钟同步的方法,包括:根据报文传递的线路延迟及主从时钟的频率差, 获取总线路延迟;根据总线路延迟获取时间差,并利用该时间差进行时钟同步。 上述方案中,所述获取总线路延迟Dk为: mfrac> > mo> mrow> mes; > mo> /mi> mo> /mi> mrow> ow>> 其中,t1、t2、t3和t4为IEEE1588基本时间戳,k表示某一时刻,(k-1)表示k时 刻的前一时刻。 所述IEEE1588基本时间戳t1、t2、t3和t4的关系为: mn> mtr> 其中,D1为线路延迟请求Pdelay_req报文传递给延迟响应端Responder的线路延 迟;D2为线路延迟响应Pdelay_resp报文传递给延迟请求端Requestor的线路延迟; offset2为t2时刻点,延迟请求端Requestor和延迟响应端Responder之间的时间差 offset;offset3为t3时刻点,延迟请求端Requestor和延迟响应端Responder之间的 时间差offset。 所述IEEE1588基本时间戳t1、t2、t3和t4的关系进一步为: mo> > ed> 其中,offset1为t1时刻点,延迟请求端Requestor和延迟响应端Responder之间的 时间差offset;Drift为频率差。 所述频率差Drift为: mo>( o>- /mi> mo> ow>>其中,假设D1和D2都为D。 所述获取时间差offset的方法为:offset=T2′-T1′-Pdelay; 其中,T1’为主时钟端发送同步报文的时间,T2’为从时钟端接收同步报文的时间; Pdelay为所述总线路延迟。 一种实现时钟同步的装置,包括:总线路延迟获取模块、时间差获取模块以及同步 模块,其中, 总线路延迟获取模块,用于根据报文传递的线路延迟及主从时钟的频率差,获取总 线路延迟,输出给时间差获取模块; 时间差获取模块,用于根据来自总线路延迟获取模块的总线路延迟获取时间差,输 出给同步模块; 同步模块,用于利用来自时间差获取模块的时间差进行时钟同步。 从上述本发明提供的技术方案可以看出,本发明充分考虑了报文传递的线路延迟, 以及主从时钟的频率差,使得总线路延迟的获得更加准确,进而保证了时间差的准 确性,最终有效提高了IEEE1588时间同步的精度。 附图说明 图1(a)为现有IEEE1588的P2P模式下,计算链路延迟的基本原理示意图; 图1(b)为现有进行时钟同步的时间差的表示示意图; 图2为本发明实现时钟同步的方法的流程图; 图3为本发明IEEE1588的P2P模式下,计算链路延迟的基本原理示意图; 图4为本发明实现时钟同步的装置的组成结构示意图。 具体实施方式 图2为本发明实现时钟同步的方法的流程图,如图2所示,包括以下步骤: 步骤200:根据报文传递的线路延迟及主从时钟的频率差,获取总线路延迟。本步 骤中,如图3所示,t1、t2、t3和t4为IEEE1588基本时间戳;D1为线路延迟请求 Pdelay_req报文传递给延迟响应端Responder的线路延迟;D2为线路延迟响应 Pdelay_resp报文传递给延迟请求端Requestor的线路延迟;offset1为t1时刻点,延 迟请求端Requestor和延迟响应端Responder之间的时间差offset;offset2为t2时刻 点,延迟请求端Requestor和延迟响应端Responder之间的时间差offset;offset3为 t3时刻点,延迟请求端Requestor和延迟响应端Responder之间的时间差offset; 如图3所示,存在三个时间差offset过程,而且,由于主时钟slave端和从时钟 master端之间频率不可能完全同步,因此,在IEEE1588报文交互的过程中,时间 差offset是一个变化的过程,受频率差的影响,假设其频率差为Drift。 本步骤中,如图3所示,首先建立时间轴的变量对应关系: mn> mtr> ath> 将频率差Drift带入公式(2)可得: mo> > ed>
ath>
将公式(3)中量计算式相减:
t2-t3=t1-t4+(D1+D2)+Drift×(D1+D2-t4+t1) (4)
假设D1和D2非常接近,都为D,可得公式(5)。这里,通过物理实现可以保证D1
和D2非常接近,比如使用相同的光纤等;也可以通过测量得到D1和D2,具体测
量方法属于现有技术,这里不再赘述。
(t2-t3)-(t1-t4)=2×D+Drift×(2×D-t4+t1) (5)
使用递归的Drift表达式如公式(6)所示:
mo>( o>- /mi> mo>
ath>
公式中,k表示某一时刻,(k-1)表示k时刻的前一时刻。其中,递归的具体实现属
于本领域技术人员的惯用技术手段,具体实现方法不用于限制本发明的保护范围,
这里不再赘述。
接着,对公式(5)进行线性化,同时带入公式(6)可得:
mo>
/mi>
mo> >D ub>
/mi>
mo>( o>- mes; > /mo> mo>
ath>
其中,线性化的方法属于本领域技术人员的惯用技术手段,具体实现方法不用于限
制本发明的保护范围,这里不再赘述。
最后,总结递归收敛公式获得k时刻的总线路延迟Dk如公式(8)所示:
mfrac> >
mo>
mrow>
mes; >
mo>
/mi>
mo>
/mi>
mrow>
ath>
步骤201:根据总线路延迟获取时间差,并利用该时间差进行时钟同步。
将公式(8)所得总线路延迟带入公式(1b)获取时间差,并根据按照本发明方法获得的
时间差对从时钟端进行时钟同步,其中,对从时钟端进行时钟同步的具体实现方法
属于现有技术,不属于本发明的保护范围,这里不再赘述。
从本发明方法可见,充分考虑了报文传递的线路延迟,以及主从时钟的频率差,使
得总线路延迟的获得更加准确,进而保证了时间差的准确性,最终有效提高了
IEEE1588时间同步的精度。
图4为本发明实现时钟同步的装置的组成结构示意图,如图4所示,主要包括总线
路延迟获取模块、时间差获取模块以及同步模块,其中,
总线路延迟获取模块,用于根据报文传递的线路延迟及主从时钟的频率差,获取总
线路延迟,输出给时间差获取模块。
时间差获取模块,用于根据来自总线路延迟获取模块的总线路延迟获取时间差,输
出给同步模块。
同步模块,用于利用来自时间差获取模块的时间差进行时钟同步。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
版权声明:本文标题:一种实现时钟同步的方法及装置 内容由热心网友自发贡献,该文观点仅代表作者本人, 转载请联系作者并注明出处:https://m.elefans.com/dianzi/1718203473a653104.html, 本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容,一经查实,本站将立刻删除。
发表评论