从MOS管到sram min_period

admin管理员组

文章数量:1595913

今天从最基本的MOS管来详细的捋一捋sram的min_period它是个什么东西？

首先回顾一下MOS管的基本构造：

有这样的：

也有这样的：

上面两种MOS管的形式，大家都见过，虚线是增强型，下面是耗尽型。

啥是增强型，啥是耗尽型：

       增强型——在栅极加电压会形成沟道使得mos管导通

       耗尽型——在栅极加电压会消耗沟道使得mos管截止

还有这样的：

这里需要说明的是 B为基极，（一般情况下会将B极和S极合并，就演变为上面的画法了）这里基极的箭头的方向表示电子的流动方向！

所以左边为NMOS  右边为PMOS

还有这样的：

 

这种旁边的寄生二极管的并无什么特殊之处（可画可不画），查阅的大部分资料上只是对其一句带过， 在驱动感性负载（马达）时很重要 。

如上述所示。用于区分NMOS或者PMOS

真是服了这帮人，一个MOS场效应管竟然衍生出了这么多的原理图，凹！

然后我们了解一下MOS管的三个电极：

S : source 源极

D：drain 漏极

G：gate 门极也叫栅极

该怎么理解这么抽象的极呢？

S 源极：源是指载流子的起点；D 漏极：漏是指载流子的终点。mos管导通或者截止是指，源极和漏极之间的path（沟道）通还是断！！！

载流子从源极出发，经过沟道，到达漏极，从外部看载流子从漏极流出去了。那么问题就来了，很显然NMOS管的载流子是电子，PMOS管的载流子不是电子，那是啥？是空穴！空穴是啥？每个电子对应一个空穴（自己的窝），电子走掉了就剩下空家了这里把它叫做空穴。懂？

这里关键要说的是，大家不要被电流的方向搞晕了，记住载流子的方向即可。

NMOS导通以后，电子从源极通过沟道，最终从漏极离开。相反地，在PMOS中，空穴也是从源极进入沟道，然后从漏极离开，但空穴的运动方向和电流的方向是一致的。

然后我们再看一下实际的剖面图：

NMOS管的衬底（基极）为P，PMOS管的衬底（基极）为N

记忆小tips：

    NMOS管：栅极接正（高）电压【与源极形成电势差】，mos管导通（正极会吸引P中的电子向氧化物附近聚集形成N沟道）从而使得源极和漏极之间导通。

    PMOS管：栅极接负（低）电压【与源极形成电势差】，mos管导通（负极会排斥N中的电子向外移动，吸引空穴向氧化物附近聚集形成P沟道）从而使得源极和漏极之间导通。在电子的方向像放P一样被放出去了，所以箭头指向外面的就是P沟道。

接下来我们再看看教科书上关于1bit SRAM的经典6管sram原理图

那么，对于这个bitcell的读取过程如下：

假定存储的内容为1, 即在Q处的电平为高. 读周期之初，两根位线预充值为逻辑1, 随后字线WL充高电平，使得两个访问控制晶体管M5与M6通路。第二步是保存在Q的值传递给位线BL在它预充的电位，而泻掉（BL非）预充的值，这是通过M1与M5的通路直接连到低电平使其值为逻辑0 (即Q的高电平使得晶体管M1通路). 在位线BL一侧，晶体管M4与M6通路，把位线连接到VDD所代表的逻辑1 (M4作为P沟道场效应管，由于栅极加了（Q非）的低电平而M4通路). 如果存储的内容为0, 相反的电路状态将会使（BL非）为1而BL为0. 只需要（BL非）与BL有一个很小的电位差，读取的放大电路将会辨识出哪根位线是1哪根是0. 敏感度越高，读取速度越快。

简单来说，SRAM中的每一bit储存在由四个场效管（M1,M2,M3,M4）组成2个交叉耦合的反相器中。此外2个场效管（M5，M6）是储存基础模块到用以读写能力基准线（BitLine）的自动开关。

SRAM在读取之前需要对BL BLB进行预充电（precharge), 然后打开WL，然后BL，BLB才是被送入sense amp进行比较。

当sram读取之后，BL/BLB需要再次重新进行预充电，以便进行下一次读取。

那么这个min period，就是SRAM本身的delay（CLK->RD）再加上BL/BLB预充电的时间。

因此回到最初的问题。

为什么sram有个min_period的check。

答案是为了给sram的bitline进行预充电留足时间。

在IC设计时，如果设计频率为1Ghz，那么sram选型min_period必须小于1ns，同时后端会对设计的SRAM的min_period提出过约要求，一般为过约15%，即要求min_period 为0.85ns才符合实际要求。

NMOS与PMOS区别 - 皮皮祥 - 博客园 (cnblogs)

SRAM中的min_period的由来 - 知乎 (zhihu)

本文标签： MOSsramminperiod