计算机组成原理习题及答案

admin管理员组

文章数量:1539081

2024年2月13日发(作者：)

计算机组成原理习题及答案

1 常用的I/O方式中, __程序查询方式_______ 是完全由软件实现I/O 操作的方式.

2 CPU从主存取出一条指令并执行该指令的时间叫做 _指令周期_____，它常用若干个 _机器周期

_____来表示，而后者又包含有若干个时钟周期

3 总线是构成计算机系统的互连机构, 是多个__系统功能 ____部件之间进行数据传送的__公共____通道。

4 Cache是一种_高速缓冲_____存储器，是为了解决CPU和__主存____之间_速度_____上不匹配而采用的一项重要硬件技术。

5 总线的仲裁方式包括__集中_____仲裁和__分布_____仲裁

1．在计算机中，经常采用的数据校验码是 奇偶校验 、海明校验

和 CRC循环校验 校验。

2．并行存储器结构有 双端口存储器 和 多模块交叉存储器 两种。

3．复杂指令系统的计算机简称为 CISC ，精简指令系统的计算机简称为 RISC 。

4. 控制器中必须有的两个寄存器是 PC 和 IR 。

5．总线仲裁的方式有 集中式 和 分布式 两种。

6．磁盘存储器的访问时间主要包括 平均等待时间 时间、 平均找道时间 时间和数据传输时间。

7．主机与外设间的数据交换方式有程序查询方式、程序中断方式、

DMA方式 和

通道方式 等。

并行存储器结构有-双端口-和-多体交叉-两种。

8 复杂指令系统的计算机简称为CSIC、精简指令系统的计算机简称为RSIC。

9 控制器中必须有的两个寄存器是IR和PC。

10 总线仲裁的方式有集中式和分分散式两种。

10 磁盘存储器的访问时间主要包括 寻道时间、 等待 时间和数据

传输时间。

11 常见的主机与外设间的数据交换方式有程序查询方式、中断方式、DMA方式、通道方式和外围处理机方式。

12 浮点数加减法运算的步骤大体分五步： 0操作数检查、对阶、尾数加减、规格化 和舍入处理等。

13 CACHE的写操作策略有全写和 写回、写一次法三种。

14 一般机器指令由 操作码 和 地址码 组成。

15 微指令的基本格式可分为 水平 和 垂直 两种。

1. 在计算机术语中，将运算器、控制器合在一起，称为_CPU_____，而将_CPU_____和存储器合在一起，成为 _主机____。

2. 存储器的技术指标有_存储容量_____、_ 存取时间_____、_存储周期____和存储器带宽。

3 DMA和CPU分时使用内存的三种方式是：_停止CPU访内_____，_周期挪用_____，__ DMA与CPU交替访问内存____。

计算机的性能指标：

吞吐量 表征一台计算机在某一时间间隔内能够处理的信息量。

响应时间 表征从输入到系统产生响应之间的时间度量，用时间单位来度量。

利用率 在给定的时间间隔内系统被实际使用的时间所占比率，用百分比表示。

处理机字长 指

处理机运算器中一次能够完成二进制运算的位数，

总线宽度 一般指CPU中运算器与存储器之间进行互连的内部总线二进制位数。

存储器容量 存储器中所有存储单元的总数目。

存储器宽度 单位时间内从存储器读出的二进制信息量。

主频/时钟周期 CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率叫CPU的主频。

CPU执行时间： 表示CPU执行一般程序所占用的CPU时间

CPU执行时间=CPU时钟周期数*CPU时钟周期

CPI 表示每条指令周期数，即执行一条指令所需的平均时钟周期数，

CPI=执行某段程序所需的CPU时钟周期数%程序所包含的指令条数。

MIPS 表示平均每秒执行多少百万条定点指令数。

MIPS=指令数%（程序执行时间*106）

FLOPS 表示每秒执行浮点操作次数用来衡量机器浮点操作的性能

FLOPS=程序中浮点操作次数%程序执行时间

计算机的硬件由运算器，存储器，控制器，适配器，总线，和输入/输出

软件有系统软件和应用软件

系统软件有各种服务性程序，语言程序，操作系统，数据库管理系统。

应用软件，有工程设计软件，数据处理程序，自动控制程序，企业管理程序，情报检索程序，科学计算程序，

cache命中率

Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率

h=Nc/Nc+Nm

tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中则cache/主存系统的平均访问时间ta=h*tc+(1-h)tm

e表示访问效率

e=tc%ta=1%（r+（1-r）h）

由于指令和数据放在同一个存储器，称为冯诺依曼结构，如果指令和数据分别放在两个存储器，称为哈佛结构。

通常把取指令的一段时间叫做取值周期，而把执行指令的一段时间叫做执行周期。

把运算器和控制器合在一起称为中央处理机，简称CPU。目前存储器也放入到CPU芯片中，称为中央处理器。

系统总线是构成计算机系统的骨架，是多个系统部件之间进行数据传送的公共通路。

计算机是由运算器、存储器、控制器、适配器、总线和输入/输出设备组成的。

完成浮点加减运算的操作过程大体分为四步：第一步：0操作数检查；第二步,比较阶码大小并完成对阶；第三步,尾数进行加或减运算；第四步，结果规格化并进行舍入处理。

浮点数的乘除运算大体分为六步：第一步，0操作数检查，如果被除数x为0，则商为0，如果除数y为0，则商为无穷大；第二步，阶码加/减操作；第三步，尾数乘/除操作；第四步，结果规格化，第五步，舍入处理，第六步，确定积的符号。

存储器是计算机系统中的记忆设备，用来存放程序和数据。

1.主存的性能指标有哪些

存储容量，存取时间，存储周期，存储器带宽。

存取时间，存储周期，存储器带宽反映了主存的速度指标。

这个二进制代码位是存储器中最小的存储单位，称为存储位元。由若干个存储位元组组成一个存储单元，然后再由许多存储单元组成一个存储器。

存储器分类方法：

1. 存储介质2.存储方式3.存储内容可变性。4.信息易失性5.系统中的作用。

通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。

SRAM的优点是存取速度快，但存储容量不如DRAM大。

2.存储器容量的扩充方法及应用。

1.字长位数扩展

2.字存储容量扩展

1.设有一个具有20位地址和32位字长的存储器，问：

（1）该存储器能存储多少个字节的信息？

（2）如果存储器由512K*8位SRAM芯片组成，需要多少片？

（3）需要多少位地址做芯片选择？

解：（1）220*32/8=222=4M字节

（2）（1024K*32）/（512K*8）=2*4=8片

（3）1位

5.要求用256K*16位SRAM芯片设计1024K*32位的存储器。SRAM芯片有两个控制端：当CS有效时，该片选中。当W/R=1时执行读操作，当W/R=0时执行读操作。

解：需要（1024K*32）/（256K*16）=4*2=8片SRAM芯片，需要log2 (1024K /256K)=2位地址做芯片选择

7.某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片（8K*8）形成40K*16位的RAM区域，起始地址为6000H。假设RAM芯片有CS和WE信号控制端。CPU的地址总线为A15 -A0，数据总线为D15 -D0，控制信号为R/W（读/写），MREQ（访存），要求：

（1）画出主存地址框图。

（2）画出组成连接框图。

解：（1）需要（40K*16）/（8K*8）=5*2=10片SRAM芯片，

log2 (40K /8K)≈2.2取3位地址做芯片选择

双端口存储器和多体交叉存储器的工作原理。

双端口存储器采用空间并行技术，具有两组相互独立的控制电路，进行并行的独立操作。

多体交叉存储器采用时间并行技术，具有多个相互独立，容量相同的模块，各模块的读写过程采用流水线方式重叠进行。

存储器的原理、映射方式、写回方式及相关的计算。

Cache功能：cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要技术。

CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。一个块由若干字组成，是定长的。当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。

地址映射方式有：全相联方式

、直接方式和组相联方式。

在全相联cache中，全部标记用一个相联存储器来实现，全部数据用一个普通RAM来实现。全相联方式的主要缺点是比较器电路难于设计和实现，因此只适合于小容量cache采用。

直接映射方式也是一种多对一的映射关系。

直接映射方式的优点是：硬件简单，成本低。缺点是每个主存块只有一个固定的行位置可存放。如果块号相距m整数倍的两个块存于同一cache行时，就要发生冲突。

全相联映射和直接映射两种方式的优缺点正好相反。从存放位置的灵活性和命中率来看，前者为优；从比较器电路简单及硬件投资来说，后者为佳，而组相联是前两种的折衷方案，它适度的兼顾了两者的优点又尽量避免二者的缺点。

全相联映射方式 cache的数据块大小称为行，主存的数据块大小称为块。行与块是等长的。在全相联映射方式中，将主存中一个块的地址（块号）与块的内容（字）一起存于cache的行中，其中块地址

存于cache行的标记部分中。这种带全部块地址一起保存的方法，可使主存的一个块直接拷贝到cache中的任意一行上。

直接映射方式：一个主存块只能拷贝到cache的一个特定行位置上去。cache的行号i和主存的块号j有如下函数关系：i=j mod m式中m为cache中的总行数。在直接映射方式中，cache将s位的块地址分成两部分：r位作为cache的行地址，s-r位作为标记（tag）与块数据一起保存在该行。

组相联映射方式：将cache分成u组，每组v行。主存块存放到哪个组是固定的，至于存到该组哪一行是灵活的，即有如下函数关系：m=u*v

组号 q=j mod u

块内存地址中s位块号划分成两部分：低序的d位（2d=u）用于表示cache组号，高序的s-d位作为标记（tag）与块数据一起存于此组的某行中。

写回方式 1.写回法 2.全写法 3.写一次法

写回法：当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。

全写法：当CPU写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存的内容的一致性。

写一次法：写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。

执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。

虚存机制也要解决一些关键问题

（1）调度问题(2)地址映射问题(3)替换问题(4)更新问题

虚地址空间被分成等长大小的页，称为逻辑页；主存空间也被分成同样大小的页，称为物理页。虚地址分为两个字段：高字段为逻辑页

号，低字段为业内地址（偏移量），实存地址也分为两个字段：高字段为物理页号，低字段为业内地址。通过页表可以把虚地址（逻辑地址）转换成物理地址。

用户编制程序时使用的地址称为虚地址或逻辑地址，其对应的存储空间称为虚存储空间或逻辑地址空间，而计算机物理内存的访问地址称为实地址或物理地址，其对应的存储空间称为物理存储空间或主存空间。

Cache-主存，主存-辅存这两个存储层次的异同

出发点相同，原理相同，侧重点不同，数据通路不同，透明性不同。未命中的损失不同

第四章

计算机指令有微指令、机器指令、宏指令之分，

微指令是微程序级的命令，属于硬件，

宏指令是由若干条机器指令组成的软件指令，属于软件。

机器指令是介于微指令和宏指令之间的指令。

一台计算机所有机器指令的集合。称为指令系统。

一个完善的指令系统的要求 完备性，有效性，规整性，兼容性。

1.指令的格式由哪两部分组成，各部分的作用。P105

指令 由操作码字段和地址码字段组成。

指令的操作码op表示该指令应进行什么性质的操作。

指令的地址码 A指明指令中所需操作数的地址。

2.根据操作码，进行有关指令条数的计算。

4.指令格式结构如下所示，试分析指令格式及寻址方式特点。

3.指令和数据的寻址方式

指令的寻址方式： 1.顺序寻址方式 2.跳跃寻址方式

数据的寻址方式： 1.隐含寻址 2.立即寻址 3.直接寻址 4.间接寻址

5.寄存器寻址 6.寄存器间接寻址 7.偏移寻址 8.段寻址 9.堆栈寻址

偏移寻址：相对寻址，基址寻址，变址寻址。

7.某计算机字长为32位，主存容量为64K字，采用单字长单地址指令，共有40条指令。试采用直接，立即，变址，相对四种寻址方式设计指令格式。

12.根据操作数所在位置，指出其寻址方式（填空）：

（1）操作数在寄存器中，为（寄存器）寻址方式。

（2）操作数地址在寄存器中，为（寄存器间接）寻址方式。

（3）操作数在指令中，为（立即）寻址方式。

（4）操作数地址（主存）在指令中，为（直接）寻址方式。

（5）操作数的地址，为某一寄存器内容与位移量之和，可以是（相对，基址，变址）寻址方式。

第五章

的功能和组成部分。

CPU的功能：指令控制，操作控制，时间控制，数据加工。

CPU的组成部分：运算器，cache，控制器。

控制器 由程序计算器，指令寄存器，指令译码器，时序产生器和操作控制器组成。

功能：1从指令cache中取出一条指令，并指出下一条指令在指令cache中的位置

2对指令进行译码和测试，并产生相应的操作控制信号，以便启动

规定的动作。

3指挥并控制cpu，数据cache和输入/输出设备之间数据流动的方向。

运算器。

由算术逻辑单元，通用寄存器，数据缓冲寄存器dr和状态条件寄

存器psw组成

功能：1执行所有算术运算

2执行所有逻辑运算，并进行逻辑测试，

中主要寄存器的作用

①指令寄存器（IR）②程序计数器（PC）③数据地址寄存器（AR）④缓冲寄存器（DR）⑤通用寄存器（R0---R3）⑥状态字寄存器（PSW）

①指令寄存器（IR） 用来保存当前正在执行的一条指令。

②程序计数器（PC） 确定下一条指令的地址。

③地址寄存器（AR） 用来保存当前CPU所访问的数据cache存储器中单元的地址。

④数据缓冲寄存器（DR）

作为ALU运算结果和通用寄存器之间信息传送中时间上的缓冲；补偿CPU和内存，外围设备之间在操作速度上的差别。

⑤通用寄存器（R0---R3）

当算术逻辑单元（ALU）执行算术或逻辑运算时，为ALU提供一个工作区。

⑥状态字寄存器（PSW）

保存由算术指令和逻辑指令运算或测试结果建立的各种条件代码。

3.指令周期、机器周期、时钟周期的定义及三者之间的关系。

指令周期：CPU取出一条指令并执行这条指令所需的时间。

机器周期（CPU周期）：从内存中读取一个指令字的最短时间。

时钟周期（节拍脉冲或T周期）：把一个机器周期分为若干个相等的时间段，每一个时间段称为一个时钟周期。

指令周期常常用若干个CPU周期数来表示。一个CPU周期又包含若干个时钟周期（节拍脉冲或T周期）。

单周期，就是一个cpu周期中完成取值和执行操作。

P181 参见上图的数据通路，画出取数指令“LAD（R3）,R0”的指令周期流程图，其含义是将（R3）为地址数存单元的内容取至寄存器R0中，标出各微操作控制信号序列。

5.微命令、微操作、相容性微命令、相斥性微命令的概念。

微命令：控制部件通过控制线向执行部件发出的各种控制命令。

微操作：执行部件接受微命令后所进行的操作。

相容性微命令：在同时或同一个CPU周期内可以并行执行的微操作。

相斥性微命令：不能在同时或不能在同一个CPU周期内并行执行的微操作。

6.微指令与机器指令的关系。

1.一条机器指令对应一个微程序，这个微程序是有若干条微指令组成的。

2.指令与内存储器有关，微指令与控制存储器有关。

3.一条指令对应一个指令周期，一条微指令对应一个CPU周期。

7.流水线中的三种相关、三种数据相关的名称与判断。

资源相关，数据相关，控制相关

三种数据相关的名称：写后读（RAW）读后写（WAR）写后写（WAW）

指令周期的任务：1从内存取一条机器指令，并将指令放到指令

寄存器IR

2对程序计数器加1，做好取下一条机器指令准备

3对机器指令的操作码用p1进行测试，然后修改微地址寄存器内容，给出下一条微指令的地址。

微指令周期。读出微指令的时间加上执行该微指令的时间。

机器指令和微指令的关系

1一个机器指令对应一个微程序，微程序由若干个微指令构成。

2机器指令和内存储器有关，微指令和控制存储器有关。

3每个cpu周期对应一个微指令。

关于微指令结构追求的目标是：1有利于缩减微指令字长度2有利于减小控制存储器的容量。

2有利于提高微程序的执行速度。4有利于对微指令的修改5有利于提高对微指令的设计灵活性。

总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。

一个单处理器系统的总线分为3类、

1cpu内部连接各寄存器及运算部件之间的总线叫内部总线。

2cpu同计算机系统其它高速功能部件如存储器，通道等互相连接的总线叫系统总线。

3中低速i/o设备之间互连的总线叫i/o总线。

总线的特性有 物理特性，功能特性，电气特性，时间特性。

总线的一次信息传送过程有五个阶段：

请求总线，总线仲裁，寻址，信息传送，状态返回。

地址线：是单向的用来传送主存和设备的地址。

数据线 双向的，用来传输数据，

控制线 对每一根线来说都是单向的。

2.总线中信息的传送方式有哪几种，各有什么特点？

串行传送，并行传送和分时传送。

串行传送：只需要一条传输线，且采用脉冲传送；需要指定位时间，传送时低位在前，高位在后。

并行传送：信息有多少二进制位组成，就需要多少条传输线，采用电位传送；并行数据传送比串行数据传送快得多。

分时传送：一是采用总线复用方式，某个传输线上既传送地址信息，又传送数据信息。为此必须划分时间片，以便在不同的时间间隔中完成传送地址和传送数据的任务。另一种概念是共享总线的部件分时使用总线。

4.总线的仲裁方式有哪些？集中式仲裁下几种方式各自的特点。

集中式仲裁和分布式仲裁。

集中式仲裁：

（1）链式查询方式：总线授权信号BG串行的从一个I/O接口传送到下一个I/O接口。优点：只用很少几根线就能按一定优先次序实现总线仲裁，并且容易扩充。缺点：对询问链的电路故障很敏感，优

先级固定，离总线仲裁器越近优先级越高。。

（2）计数器定时查询方式：如果计数从“0”开始，则与链式查询方式相同；如果计数从中止点开始，则每个设备使用总线的优先级相等。

（3）独立请求方式：每一个共享总线的设备均有一对总线请求线BR和总线授权线BG。优点：响

应时间快，对优先次序的确定相当灵活。

5.总线的定时有哪几种？各自的特点。

同步定时和异步定时。

同步定时：采用公共时钟，每个功能模块什么时候发送或接收信息都由统一时钟规定，同步定时具有较高的传输频率。

异步定时：不需要统一的公共时钟信号，总线周期的长度是可变的，不把响应时间强加到功能模块上。允许快速和慢速的功能模块都能连接到同一总线上。但增加了总线的复杂性和成本。

第八章

与外围设备的信息交换方式(i/o管理方式）有哪几种，各自特点是什么？

程序查询方式，程序中断方式，直接内存访问（DMA）方式，通道方式。

程序查询方式：数据在CPU和外围设备之间的传送完全靠计算机程序控制。优点：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单。缺点：外围设备动作很慢时将浪费CPU很多时间。

程序中断方式：当一个中断发生时，CPU暂停它的现行程序，而转向中断处理程序程序。当中断处理完毕后，CPU又返回到它原来的程序停止的地方继续执行。适用于随机出现的服务，并且一旦提出要求，应立即执行。

直接内存访问（DMA）方式：一种完全由硬件执行I/O交换的工作方式。DMA控制器从CPU完全接管对总线的控制。数据交换不经过CPU，而直接在内存和外围设备之间进行，以高速传送数据。优点：数据传输速率很高，传输速率仅受到内存访问时间的限制。适用于内

存和高速外围设备之间大批数据交换的场合。

通道方式：通道是一个具有特殊功能的处理器，可以实现对外围设备的统一管理和外围设备与内存之间的数据传送。

中断的流程：

当cpu执行完一条现行指令时，如果外设向cpu发出中断请求，那么cpu在满足相应条件的情况下将发出中断响应信号，于此同时关闭中断（中断屏蔽置1），表示cpu不再受理另外一个设备的中断，这时，cpu将寻找中断请求源，并保存cpu自己的程序计数器，然后它讲转移到处理中断源的服务程序，cpu在保存现场信息后，设备服务以后，将恢复现场信息。完成所有步骤后，开放中断（中断屏蔽置0）并返回到原来被中断的主程序下一条指令

2.中断处理过程中需注意的问题。

程序中断方式，外界中断请求是随机的，但CPU只有在当前一条指令执行完毕后，转入公操作时才受理设备的中断请求。

当CPU响应外设的中断请求时，CPU发出中断响应信号，同时关闭中断（“中断屏蔽”触发器置“1”），并且把程序计数器PC的内容，以及当前指令执行完毕后CPU的状态都保存到堆栈中去；中断处理过程是由硬件和软件结合来完成的。

3.多级中断结构中是怎样实现中断嵌套的

1.在一个多级中断结构中，若有n级中断，在CPU中就有n个中断请求触发器和n个中断屏蔽触发器。

2.在某一级中断被响应后，要置“1”（关闭）本级和优先权低于本级的中断屏蔽触发器，置“0”（开放）更高级的中断屏蔽触发器。使用中断堆栈保存现场信息。保存和恢复现场的过程按先进后出的顺序进行。

3.当本级或低级中断源发出中断请求信号，则不响应；当更高级的中断源发出中断请求信号时，则重复上一步的操作。

传送方式有哪些？各自特点。

停止CPU访问内存，周期挪用，DMA与CPU交替访问内存。

停止CPU访问内存：DMA完全占有总线。优点是控制简单，适用于数据传输率很高的设备进行成组传送。缺点是内存的效能没有充分发挥，相当一部分内存工作周期是空闲的。

周期挪用：当I/O设备没有DMA请求时CPU按程序要求访问内存；一旦I/O设备有DMA请求，则由I/O设备挪用一个或几个内存周期。适用于I/O设备读写周期大于内存存储周期的情况。

DMA与CPU交替访问内存：如果CPU的工作周期比内存存取周期长得多，此时采用交替访内的方式可以使DMA传送和CPU同时发挥最高的效率。不需要总线使用权的申请，建立和归还过程。总线使用权分时控制，各自在自己的时间控制周期内访问内存。

控制器有哪两种？二者有什么区别？

选择型DMA控制器，多路型DMA控制器。

选择型DMA控制器：在物理上可以连接多个设备，但是在某一段时间内只能为一个设备服务。数据传送是以数据块为单位进行的。适合数据传输率很高以致接近内存存取速度的设备。

多路型DMA控制器：适合于同时为多个慢速外围设备服务，不仅在物理上可以连接多个外围设备，而且在逻辑上也允许这些外围设备同时工作，各设备以字节交叉方式通过DMA控制器进行数据交换。外围设备以周期挪用方式对内存进行读取。

6.通道方式下，I/O系统的四级连接是什么？

CPU与存储器——通道——I/O模块——外围设备。

7 通道的功能

通道在dma的基础上进一步提高cpu的效率。.

通道可分为哪几种类型，相互之间有什么异同？

选择通道，多路通道。

多路通道包括（数组多路通道，字节多路通道）。

选择通道：又称高速通道，在物理上可以连接多个设备，但在某一段时间内通道只能选择一个设备进行工作。只有当这个设备的通道程序全部执行完毕后，才能执行其他设备的通道程序。主要用于连接高速外围设备，如磁盘，磁带等。信息以数据块方式高速传输。

多路通道

数组多路通道：当某设备进行数据传送时，通道只为该设备服务；当设备在执行寻址等控制性动作时，通道暂时断开

与这个设备的连接，挂起该设备的通道程序，去执行其他设备的通道程序。不仅在物理上可以连接多个设备，而且在一段时间内能交替执行多个设备的通道程序。这些设备应是高速设备。常用于大型系统。

字节多路通道：主要用于连接大量的低速设备，一段时间内能交替执行多个设备的通道程序，使这些设备同时工作。以字节为基本单位与设备进行数据传送。

本文标签： 方式指令存储器