01 S3C6410整体概述

admin管理员组

文章数量:1534364

2024年3月14日发(作者：)

化的H /W性能， S3C641

组成。它还包括许多强大

的多格式编解码器（ MF

码器支持实时视频会议和

口和一个DRAM端口）。

器的时钟频率。

下操作。

中断服务。

护位。

图 1-1 S3C6410 引脚图

按照图1-1所示的引脚顺序，各个引脚名称如表1-1所示。

号描述如表1-2所示。

ADDR[15：0]

DATA[15：0]

nCS[7：6]

nCS[5: 4]

nCS[3:2]

nCS[1：0]

nBE[1: 0]

WAITn

nOE

new

ADDRVALID

SMCLK

RDY[0]

RDY[1]

INT[0]

INT[1]

RP

ALE

CLE

O

O

O

O

O

O

O

I

O

O

O

O

I

I

I

I

O

O

O

存储器端口0共同地址总线

存储器端口0共同数据总线

存储器端口0DRAM片选支持高达两个存储页

存储器端口0SROM/CF片选支持高达两个存储页

存储器端口0SROM/OneNAND/NAND Flash片选支持高达两个存储页

存储器端口0SROM片选支持高达两个存储页

存储器端口0SROM字节有效

存储器端口0SROM等待

存储器端口0SROM/OneNAND输出有效

存储器端口0SROM/OneNAND写入有效

存储器端口0OneNAND地址有效

存储器端口0OneNAND时钟

存储器端口0OneNAND组件0准备

存储器端口0OneNAND组件1准备

存储器端口0OneNAND组件0中断

存储器端口0OneNAND组件1中断

存储器端口0OneNAND复位

存储器端口0 NAND Flash地址锁存有效

存储器端口0 NAND Flash命令锁存有效

FREn

RnB

nlORD_CF

nlOWR_CF

IORDY

INT

RESET

INPACK

REG

WEn

OEn

CDn

DQM[1:0]

RAS

CAS

SCLK

SCLKn

SCKE

DQS[1: 0]

WEn

AP

O

I

O

O

I

I

O

I

O

O

O

I

O

O

O

O

O

O

IO

O

O

存储器端口0 NAND Flash读有效

存储器端口0 NAND Flash准备/忙

存储器端口0 CF读选通作为I/O模式

存储器端口0 CF写选通作为I/O模式

存储器端口0 CF从CF卡等待信号

存储器端口0 CF从ATAPI控制器中断请求

存储器端口0 CF卡复位

存储器端口0 CF输入确认在I/O模式

存储器端口0 CF从CF卡中断请求

存储器端口0 CF写入有效选通

存储器端口0 CF输出有效选通

存储器端口0 CF卡检测

存储器端口0 DRAM数据屏蔽

存储器端口0 DRAM行地址选通

存储器端口0 DRAM列地址选通

存储器端口0 DRAM时钟

存储器端口0 DRAM反转时钟的Xm0SCLK

存储器端口0 DRAM时钟有效

存储器端口0 DRAM数据选通

存储器端口0 DRAM写入有效

存储器端口0 DRAM自动预充电

Xm1CKE[1：0]

Xm1SCLK

Xm1SCLKn

Xm1CSn[1：0]

Xm1ADDR[15：0]

Xm1RASn

Xm1CASn

Xm1WEn

Xm1DATA[15：0]

O

O

O

O

O

O

O

O

IO

存储器端口1DRAM时钟有效

存储器端口1DRAM时钟

存储器端口1DRAM反转时钟的Xm1SCLK

存储器端口1DRAM片选支持高达两个存储页

存储器端口1DRAM地址总线

存储器端口1DRAM行地址选通

存储器端口1DRAM列地址选通

存储器端口1DRAM写入有效

存储器端口1DRAM低于半数据总线

可以作为存储器端口1DRAM高于半数据总线使用，通过吸同控制器设

置

Xm1DATA[31：16] IO

Xm1DQM[3：0]

Xm1DQS[3：0]

O

IO

存储器端口1DRAM数据屏蔽

存储器端口1DRAM数据选通

2． 串行通信

串行通信

UART/IrDA/CF具体信号描述如表1-4所示。

表1-4 UART/IrDA/CF信号

信号

XuRXD[0]

XuTXD[0]

XuCTSn[0]

XuRTSn[0]

XuRXD[1]

XuTXD[1]

XuCTSn[1]

XuRTSn[1]

I/O

I

O

I

O

I

O

I

O

描述

UART 0接收数据输入

UART0传输数据输出

UART 0清除发送数据信号

UART 0请求发送输出信号

UART 1接收数据输入

UART 1传输数据输出

UART 1清除发送数据信号

UART 1请求发送输出信号

XuTXD[2]

XuRXD[3]

XuTXD[3]

XirSDBW

XirRXD

XirTXD

ADDR_CF[2:0]

EINT1[12:0]

O

I

O

O

I

O

O

I

UART 2传输数据输出

UART 3接收数据输入

UART 3传输数据输出

IrDA收发控制信号（关机和带宽控制）

IrDA 接收数据

IrDA 发送数据

CF卡地址

外部中断1

IIC总线具体信号描述如表1-5所示。

表1-5 IIC总线信号

信号

Xi2cSCL

Xi2cSDA

EINT1[14：13]

I/O

IO

IO

I

描述

IIC总线时钟

IIC总线数据

外部中断1

SPI（2通道）具体信号描述如表1-6所示。

表1-6 SPI（2通道）信号

信号

XspiMISO[0]

XspiCLK[0]

XspiMOS[0]

XspiCS[0]

XspiMISO[1]

XspiCLK[1]

XspiMOS[1]

XspiCS[1]

I/O

IO

IO

IO

IO

IO

IO

IO

IO

描述

SPI MISO[0]。SPI主设备数据输入线路

SPI CLK[0]。SPI时钟作为通道0

SPI MOS[0]。SPI主设备数据输出线路

SPI片选（只对于从模式）

SPI MISO[1]。SPI主设备数据输入线路

SPI CLK[1]。SPI时钟作为通道1

SPI MOS[1]。SPI主设备数据输出线路

SPI片选（只对于从模式）

CF卡地址 ADDR_CF[2：0] O

XmmcCMD2

XmmcCLK2

IO

O

命令/响应（SD/SDIO/MMC卡接口通道2）

时钟（SD/SDIO/MMC卡接口通道2）

PCM（2通道）/IIS/AC97具体信号描述如表1-7所示。

表1-7 PCM（2通道）/IIS/AC97信号

信号

XpcmDCLK[0]

XpcmEXTCLK[0]

XpcmFSYNC[0]

XpcmSIN[0]

XpcmSOUT[0]

XpcmDCLK[1]

XpcmEXTCLK[1]

XpcmFSYNC[1]

XpcmSIN[1]

XpcmSOUT[1]

Xi2sLRCK[1:0]

Xi2sCDCLK[1:0]

Xi2sCLK[1:0]

Xi2sDI[1:0]

Xi2sDO[1:0]

X97BITCLK

X97RESETn

X97SYNC

X97SDI

X97SDO

ADDR_CF[2:0]

EINT3[4:0]

I/O

O

I

O

I

O

O

I

O

I

O

IO

O

IO

I

O

I

O

O

I

O

O

I

PCM串行移动时钟

可选参考时钟

PCM 同步指示字的开始

PCM串行数据输入

PCM串行数据输出

PCM串行移动时钟

可选参考时钟

PCM同步指示字的开始

PCM串行数据输入

PCM串行数据输出

IIS总线通道选择时钟

IIS编解码器系统时钟

IIS总线串行时钟

IIS总线串行数据输入

IIS总线串行数据输出

AC-Link位总线（12.288MHz）从AC97编解码器到AC97控制器

AC-Link复位至编解码器

从AC97控制器AC-Link帧同步（采样频率48kHz）

AC-Link串行数据输入从AC97编解码器

AC-Link串行数据输出至AC97编解码器

CF卡地址

外部中断3

描述

XuhDN

XuhDP

IO

IO

USB数据引脚DATA（-）用作USB1.1主设备

USB数据引脚DATA（+）用作USB1.1主设备

USB OTG具体信号描述如表1-9所示。

表1-9 USB OTG信号

信号

XusbDP

XusbDM

XusbXTI

XusbXTO

XusbREXT

XusbVBUS

XusbID

XusbDRVVBUS

I/O

IO

IO

I

I

IO

IO

I

O

描述

USB数据引脚DATA（+）

USB数据引脚DATA（-）

晶体振荡器XI信号

晶体振荡器XO信号

外部3.4kΩ（+/-1%）电阻连接

USB迷你插座Vbus

USB迷你插座标识

驱动Vbus作为芯片外电荷泵

3．并行通信 并行通信

外部中断具体信号描述如表1-10所示。

表1-10 外部中断信号

信号

XEINT[15：0]

XkpROW[7：0]

ADDR_CF[2: 0]

I/O

I

I

O

描述

外部中断

便携式键盘I/F行

CF卡地址

XhiCSn

XhiCSn_main

XhiCSn_sub

XhiWEn

XhiOEn

XhiNTR

XhiADDR[12: 0]

XhiDATA[17: 0]

XEINT[27: 16]

XkpCOL[7: 0]

XhrxREADY

XhrxWAKE

XhpROW[7：0]

DATA_CF [15: 0]

CE_CF[1: 0]

IORE_CF

IOWR_CF

IORDY_CF

ADDR_CR[2: 0]

I

I

I

I

I

O

I

IO

I

O

O

I

I

IO

O

O

O

I

O

片选，通过调制解调器芯片驱动

片选作为主LCD旁路，通过调制解调器芯片驱动

片选作为子LCD旁路，通过调制解调器芯片驱动

写入使能，通过调制解调器芯片驱动

读使能，通过调制解调器芯片驱动

调制解调器芯片中断请求

地址总线，通过调制解调器芯片驱动

数据总线，通过调制解调器芯片驱动

外部中断

便携式键盘接口列输出

准备信号指示传输一个新的物理层帧可以开始

唤醒信号用来指示接收器发射将开始一个传输

便携式键盘接口行输入

CF卡数据

CF卡使能选通

CF读选通为I/O模式

CF写选通为I/O模式

CF从CF卡等待信号

CF卡地址

XpwmECLK

XpwmTOUT[1：0]

XCLKOUT

EINT4[13]

I

O

O

I

PWM定时器外部时钟

PWM定时器输出

时钟输出信号

外部中断4

5．图像/

图像

/视频处理

视频处理

相机接口具体信号描述如表1-13所示。

表1-13 相机接口信号

信号

XciCLK

XciHREF

XciPCLK

XciVSYNC

XciRSTn

XciYDATA[7：0]

EINT4[12：0]

I/O

O

I

I

I

O

I

I

主时钟相机处理器A

水平同步，通过相机处理器A驱动

像素时钟，通过相机处理器A驱动

垂直同步，通过相机处理器A驱动

软件复位到相机处理器A驱动

在8位模式，像素数据为YCbCr，或在16位模式下为Y，通过相机处理器A驱动

外部中断4

描述

6．显示器控制

显示器控制

2通道DAC具体信号描述如表1-14所示。

表1-14 2通道DAC信号

信号

XdacVREF

XdaclREF

XdacCOMP

XdacOUT_0

XdacOUT_1

I/O

AI

AI

AI

AO

AO

描述

参考电压输入

外部寄存器连接

外部电容器连接

DAC模拟输出

DAC模拟输出

Xdac_AIN [7: 0] AI ADC模拟输入

PLL具体信号描述如表1-16所示。

表1-16 PLL信号

信号

XpllEFILTER

I/O 描述

环路滤波器电容器

7．存储设备 存储设备

MMC 2通道具体信号描述如表1-17所示。

表1-17 MMC 2通道信号

信号

XmmcCLK0

XmmcCMD0

XmmcDAT0[3：0]

XmmcCDN0

XmmcCLK1

XmmcCMD1

XmmcDAT1[7：0]

XmmcCLK2

XmmcCMD2

XmmcDAT2[3：0]

ADDR_CF[2: 0]

EINT5[6: 0]

EINT 6[9: 0]

O

IO

IO

I

O

IO

IO

O

IO

IO

O

I

I

I/O 描述

时钟（SD/SDIO/MMC卡接口通道0）

命令/响应（SD/SDIO/MMC卡接口通道0）

数据（SD/SDIO/MMC卡接口通道0）

卡删除（SD/SDIO/MMC卡接口通道0）

时钟（SD/SDIO/MMC卡接口通道1）

命令/响应（SD/SDIO/MMC卡接口通道1）

数据（SD/SDIO/MMC卡接口通道1）

时钟（SD/SDIO/MMC卡接口通道2）

命令/响应（SD/SDIO/MMC卡接口通道2）

数据（SD/SDIO/MMC卡接口通道2）

CF卡地址

外部中断5

外部中断6

XnRESET I

描述

XnRESET暂停任何操作在处理和取代S3C6410到一个已知的复位状态。对于复

位，XnRESET必须保持L电平至少四个FCLK，在处理器功率稳定下来之后

XnWRESET

XsRSTOUTn

I

O

系统热复位。当维护SDRAM内容时复位整个系统

外部设备复位控制（sRSTOUTn = nRESET & nWDTRST &SW_RESET）

时钟具体信号描述如表1-19所示。

表1-19 时钟信号

信号

XrtcXTI

XrtcXTO

X27mXTI

X27mXTO

XXTI

XXTO

XEXTCLK

I/O

I

O

I

O

I

O

I

描述

RTC 32kHz晶体输入

RTC32kHz晶体输出

显示器模式27MHz晶体输入

显示器模式27MHz晶体输出

内部振荡器电路晶体输入

内部振荡器电路晶体输出

外部时钟源

JTAG具体信号描述如表1-20所示。

表1-20 JTAG信号

信号

XjTRSTn

I/O

I

描述

XjTRSTn(TAP控制器复位)在开始复位TAP控制器。如果使用调试器，一个10kΩ上

拉电阻必须被连通。如果不使用调试器，XjTRSTn引脚必须在L或低又小脉冲

XjTMS O XjTMS（TAP控制器模式选择）控制TAP控制器状态的顺序。一个10kΩ的上拉电阻

必须被连接到TMS引脚

XjTCK I XjTCK（TAP控制器时钟）提供JTAG逻辑的时钟输入。一个10kΩ的下拉电阻必须

被连接到TMS引脚

XjTDI I XjTDI（TAP控制器数据输入）是测试指令和数据的串行输入。一个10k的上拉电阻

必须连接到TDI引脚

XjTDO O XjTDO（TAP控制器数据输出）测试指令和数据的串行输入。它可能通过GPIO电阻

控制下拉

XjDBGSEL I JTAG选择。1：外设JTAG，0：ARM1176JZF-S核心JTAG

MISC具体信号描述如表1-21所示。

表1-21 MISC信号

信号

XOM[4：0]

XPWRRGTON

XSELNAND

XnBATF

I/O

I

O

I

I

操作模式选择。

功率调节器使能

选择Flash存储器。1：OneNAND，1：NAND

电池故障指示

描述

9．电源组

电源组

VDD具体信号描述如表1-22所示。

表1-22 VDD信号

信号

VDDALIVE

VDDARM

VDDINT

VDDMPLL

VDDEPLL

VDDOTG

VDDOTGI

VDDMMC

VDDHI

VDDLCD

I/O

P

P

P

P

P

P

P

P

P

P

带电组件的内部VDD

ARM1176核和缓存的内部VDD

逻辑的内部VDD

MPLL核的VDD

APLL核的VDD

EPLL核的VDD

USB OTG PHY的 VDD

USB OTG PHY的内部VDD

SDMM的IO VDD

主设备I/F的IO VDD

描述 电压

1.0

TBD

TBD

TBD

TBD

3.3

1.0

2.5～3.3

2.5～3.3

2.5～3.3

VDDEXT

VDDSYS

VDDADC

VDDDAC

VDDRTC

VDDM0

VDDM1

P

P

P

P

P

P

P

PCM的IO VDD（音频I/F-IS，AC97）

2

2

3.3

外部I/F的IO VDD（UART， IC，相机I/F，USB主设备等） 3.3

ADC核和IO的VDD

DAC核和IO的VDD

RTC逻辑和IO的VDD

存储器端口0的IO VDD

存储器端口1的IO VDD

3.3

3.3

2.5

1.8～2.5

1.8～2.5

VSS具体信号描述如表1-23所示。

表1-23 VSS信号

信号

VSSIP

VSSMEM

VSSOTG

VSSOTGI

VSSPERI

VSSAPLL

VSSMPLL

VSSEPLL

VSSADC

VSSDAC

I/O

G

G

G

G

P

G

G

G

G

G

描述

内部逻辑接地&ARM1176核和缓存

存储器端口0和1的IO接地

USB OTG PHY的接地

USB OTG PHY的内部接地

USB主设备，SDMMC，主设备I/F，LCD，PCM，外部I/F和系统控制器

APLL核接地

MPLL核接地

EPLL核接地

ADC核接地

DAC核接地

注意：

（1）I/O表示输入/输出；

（2）AI/AO表示模拟输入/输出；

（3）ST表示施密特触发；

（4）P表示电源。

本文标签： 端口存储器信号