admin管理员组

文章数量:1534375

2024年5月22日发(作者：)

Xilinx ISE 14.3 简单教程

本节以一个8位可逆计数器的FPGA开发过程为例介绍Xilinx ISE14.3 集

成开发环境的使用。

启动ISE软件，进入如图1所示的ISE集成开发环境，选择菜单[File]的[New

Project]功能，出现如图2的对话框。“Name”用于指定项目的名称，“Location”

用于指定项目设计数据的保存位置，默认是在ISE的安装目录下。设计者可以

自行更改项目存放的位置。需要特别注意的是，由于ISE软件不支持中文字符，

所以不论是“Name”还是“Location”

中最好不包含有中文字符，否则会导致项目

保存时发生错误。

在“Name”框内填上项目名称，例如“count8_updn”，ISE自动在当前保存路

径“Location”的目录下创建名为“count8_updn”的目录，并将与“count8_updn”项

目相关的文件都保存在该目录中。“Top-Level Source Type”默认选择“HDL”。

图1 ISE集成开发环境

图2 新项目的建立

点击“Next”后，弹出如图3所示的芯片选择对话框，准备为“count8_updn”

项目选择设计芯片。

这个步骤主要是选择FPGA芯片的类型、速度、封装，同时选择项目的主

要输入方式、综合方式和模拟方式等信息。图3中在“Family”中选择Spartan3E

系列芯片；在“Device”中指定采用“XC3S500E”芯片；芯片的封装形式“Package”

是“PQ208”，即表面贴装208个管脚的芯片；芯片的速度“Speed”为“-4”；项目

采用“HDL语言”作为主要输入形式；逻辑综合工具“Synthesis Tool”选用了“XST

(VHDL/Verilog)”，即可以进行VHDL和Verilog两种语言形式源代码的编译和

处理。波形的模拟仿真工具“Simulator”选择“Modelsim-XE VHDL” 或者 ISim

（VHDL/Verilog）工具。其它设置使用默认值即可。

本文标签： 芯片项目选择保存开发

版权声明：本文标题：ISE 14.3 简单教程 内容由热心网友自发贡献，该文观点仅代表作者本人， 转载请联系作者并注明出处：https://m.elefans.com/dianzi/1716345596a498775.html， 本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容，一经查实，本站将立刻删除。