【硬核干货：集成电路-ESD基础知识汇总——从原理到器件、电路和工艺一文总结讲透】

admin管理员组

文章数量:1657214

硬核干货：集成电路-ESD基础知识汇总——从原理到器件、电路和工艺一文总结讲透

• 前言
• 正文
• • ESD简介
  • 芯片级ESD标准
  • • HBM
    • CDM
    • 总结对比
  • ESD器件
  • • 二极管
    • GGNMOS
    • GCNMOS
    • Bipolar
    • SCR
    • Design Window
  • TLP测试
  • • TLP发生器
    • TLP测试原理
    • TLP测试IV curve
    • TLP测试应用
    • VF-TLP测试
  • ESD架构
  • • IO pad
    • ESD的测试方式
  • chip level ESD
  • • 常用的ESD保护电路
    • ESD保护电路的版图
• 参考文章

前言

最近小编学习了ESD的知识，看了一些高质量博文，受益匪浅。由于小编有做笔记的习惯，于是将小编认为有用的内容摘抄下来整理成一篇博文，括号中的内容是小编的个人理解。也有一些内容很有用，不过小编近期无需用到，于是没有整理，勿喷。整篇博文长达两万多字，给大家先打好预防针。参考的博文都在文末给出具体的文章链接，可自行跳转。觉得有用就给小编收藏点赞吧。同时欢迎批评指正。

正文

ESD简介

静电放电(ESD: Electrostatic Discharge)，应该是造成所有电子元器件或集成电路系统造成过度电应力(EOS: Electrical Over Stress)破坏的主要元凶。 因为静电通常瞬间电压非常高(>几千伏)，所以这种损伤是毁灭性和永久性的，会造成电路直接烧毁。 所以预防静电损伤是所有IC设计和制造的头号难题。需要在电路里面设计保护电路，当外界有静电的时候我们的电子元器件或系统能够自我保护避免被静电损坏(其实就是安装一个避雷针)。
ESD常用到二极管，PN结的击穿分两种，分别是电击穿和热击穿， 电击穿指的是雪崩击穿(低浓度)和齐纳击穿(高浓度)，而这个电击穿主要是载流子碰撞电离产生新的电子-空穴对(electron-hole)，所以它是可恢复的。 但是热击穿是不可恢复的，因为热量聚集导致硅(Si)被熔融烧毁了。所以我们需要在导通的瞬间控制电流，一般会在保护二极管再串联一个高电阻。ESD通常都是在芯片输入端的Pad旁边， 不能在芯片里面，因为我们总是希望外界的静电需要第一时间泄放掉， 放在里面会有延迟的。甚至可以放两级ESD的，达到双重保护的目的。

芯片级ESD标准

根据静电的产生方式以及对电路的损伤模式不同通常分为四种测试方式： 人体放电模式(HBM: Human-Body Model)、机器放电模式(Machine Model)、元件充电模式(CDM: Charge-Device Model)、电场感应模式(FIM: Field-Induced Model)。 业界通常使用前两种模式来测试(HBM, MM)。但是随着IC工艺进程的发展与自动化生产流程的普及，CDM已经取代MM与HBM成为芯片失效的主要静电类型，目前CDM造成的失效占比远高于HBM与MM。随着目前工艺结点的降低，CDM所造成的损害也日益严重。 因为CDM的自发特性，CDM防护已经成为芯片设计中不得不考虑的指标。

HBM

人体放电模式(HBM）：是人体摩擦产生了电荷突然碰到芯片释放的电荷导致芯片烧毁击穿，秋天和别人触碰经常触电就是这个原因。业界对HBM的ESD标准也有迹可循(MIL- STD-883C method 3015.7，等效人体电容为100pF，等效人体电阻为1.5Kohm)， 或者国际电子工业标准(EIA/JESD22-A114-A)。如果是MIL-STD-883C method 3015.7，它规定小于<2kV的则为Class-1，在2kV~ 4kV 的为class-2，4kV~16kV的为class-3。

CDM

元件充电模式（CDM）：是指芯片/裸片因为外电场，摩擦生电等因素其自身内部积聚了大量电荷，当与接地导体接触后（这里的接地是相对电势，只要电势相对够低便可认为是接地，比如接地电位或者金属机壳，工具等），大量电荷从体系逸出， 此时会在极短的时间内产生静电脉冲，这个脉冲就是CDM放电。

CDM的放电特点就是时间短，电流脉冲高，波形不确定。 而且不同的芯片/裸片因为结构，电容等参数的差异， 相同条件下不同芯片的CDM波形也会有较大差异， 如图为不同芯片的CDM波形图：


CDM的特点：
1. 自发性。 CDM放电是器件在外界因素的扰动下本身储存了大量带电载流子，而芯片/裸片本身的结构和电容决定了储存在器件电荷的电量和放电持续时间，所以CDM波形是由芯片自身决定，其不像HBM和MM一样有固定的波形。
2. 由内到外。 HBM和MM都是由外而内的ESD事件，静电流是由芯片外部灌入内部，所以针对HBM和MM的防护主要集中在IO。而CDM反之，CDM是器件内部向外部放电，所以针对CDM的防护相较于其他类型的ESD防护设计难度更高。因为脉冲时间短，所以CDM防护的重点是建立低寄生电容的泄放通道， CDM幅值虽然很高，但是其防护电路不需要很大的面积， 只需要能及时将积聚在半导体衬底材料内的载流子泄放出去。
CDM的差异：
目前CDM测试有两种：一种是封装后的Chip-Level， 另一种是未进行封装的Silicon-Die。

封装后芯片与未封装的裸片其CDM机理存在一定差异。封装后的芯片因为框架与金属互连的存在，摩擦生电或者外界电场产生的电荷会被存储在框架中。 而未封装的裸片，这部分电荷会被存储在衬底半导体材料中。如图所示，当接地金属与封装后的芯片接触，大量电荷或者直接通过金属互连从体系转移出去，或者通过内部芯片的PAD进行泄放。
而存储在框架内的电荷也不一定会老老实实呆在一个地方，其也有可能通过金属互连在无接地金属触发的情况下在芯片内部乱窜。

如图所示，针对由封装流入内部的电荷，可以看成是一种“由外到内”的ESD事件，这种由外到内的ESD电流便类似于HBM和MM，传统的ESD防护措施能发挥一定作用。
而未封装的裸片，其CDM电荷储存在衬底，其放电路径是由内到外，传统的HBM防护措施可能会失效。

总结对比

HBM的放电波形持续时间较长，携带的能量很大， 可以直接打穿MOS的栅氧端或者源漏端。 因此由HBM模型引起的ESD失效主要为MOS管的源漏击穿与栅氧击穿。
虽然CDM模型放电波形的峰值电流较大， 但是持续时间短， 因此CDM放电波形所携带的能量并没有HBM模型那么大。由CDM模型引发的ESD失效点形状就小很多，多为针孔状的栅氧击穿。 ESD模型总结比较如下表所示。

ESD器件

二极管

TVS（Transient Voltage Suppressors）二极管，即瞬态电压抑制器，又称雪崩击穿二极管， 是采用半导体工艺制成的单个PN结或多个PN结集成的器件。TVS二极管有单向与双向之分，单向TVS二极管一般应用于直流供电电路，双向TVS二极管应用于电压交变的电路。
当应用于直流电路时，单向TVS二极管反向并联于电路中，当电路正常工作时，TVS二极管处于截止状态（高阻态）， 不影响电路正常工作。当电路出现异常过电压并达到TVS二极管击穿电压时， TVS二极管以ps级的速度由高电阻状态突变为低电阻状态，泄放由异常过电压导致的瞬时过电流到地， 将大部分能量快速吸收。同时把异常过电压钳制在较低的水平(将钳位电压由击穿电压上升至最大箝位电压Vc),从而保护后级电路免遭异常过电压的损坏。当异常过电压消失后，随着脉冲电流呈指数下降，钳位电压也逐渐下降，TVS二极管阻值又恢复为高阻态。

动态电阻是当导致击穿的反向电压施加到TVS时，V-I曲线上两个指定高电流点处的电流斜率，即： R D Y N = ( V C − V B R ) I P P R_{DYN}=\frac{(V_C-V_{BR})}{I_{PP}} RDYN​=IPP​(VC​−VBR​)​

TVS二极管参数详解：
• V R W M V_{RWM} VRWM​ ：截止电压， TVS二极管的最高工作电压，可连续施加而不引起TVS二极管劣化或损坏状态下，达到的最大的直流电压或交流峰值电压。 在 V R W M V_{RWM} VRWM​ 下，TVS二极管是不工作的，不导通。
• I R I_R IR​：漏电流，亦称待机电流。 在规定温度和最高工作电压条件下，流过TVS二极管的最大电流，其值是在截止电压下测量的。
（即二极管两端绝对值< ∣ V R W M ∣ |V_{RWM}| ∣VRWM​∣ 时，二极管截至，漏电流几乎为0，此时被保护电路是在正常工作电压下）
• V B R V_{BR} VBR​：击穿电压，是TVS管的最小雪崩电压。 指在V-I特性曲线上，在规定的脉冲直流电流 I T I_T IT​

本文标签： 干货一文集成电路基础知识器件