flash和ram

admin管理员组

文章数量:1530847

2024年1月28日发(作者：)

一：ＦＬＡＳＨ芯片简介及其工作原理

快闪存储器（英语：Flash Memory），是一种电子式可清除程序化只读存储器的形式，允许在操作中被多次擦或写的存储器。这种技术主要用于一般性数据存储，以及在计算机与其他数字产品间交换传输数据，如储存卡与闪存盘。闪存有NOR型和NAND型，NOR Flash需要很长的时间进行抹写，但是它提供完整的寻址与数据总线，并允许随机存取存储器上的任何区域，这使的它非常适合取代老式的ROM芯片。NOR Flash可以忍受一万到一百万次抹写循环，它同时也是早期的可移除式快闪存储媒体的基础。

１，NOR Flash运作原理

NOR flash 的写入与其在硅晶上的结构

闪存将数据存储在由浮闸晶体管组成的记忆单元数组内，在单阶存储单元(Single-level cell, SLC)设备中，每个单元只存储1比特的信息。而多阶存储单元(Multi-level cell, MLC)设备则利用多种电荷值的控制让每个单元可以存储1比特以上的数据。,闪存的每个存储单元与标准MOSFET类似, 不同的是闪存的晶体管有两个而并非一个栅极。在顶部的是控制栅（Control Gate, CG），如同其他MOS晶体管。但是它下方则是一个以氧化物层与周遭绝缘的浮栅（Floating Gate,

FG）。这个FG放在CG与MOSFET沟道之间。由于这个FG在电气上是受绝缘层独立的, 所以进入的电子会被困在里面。在一般的条件下电荷经过多年都不会逸散。当FG抓到电荷时，它部分屏蔽掉来自CG的电场，并改变这个单元的

阈值电压（VT）。在读出期间。利用向CG的电压，MOSFET沟道会变的导电或保持绝缘。这视乎该单元的VT而定（而该单元的VT受到FG上的电荷控制）。这股电流流过MOSFET沟道，并以二进制码的方式读出、再现存储的数据。在每单元存储1比特以上的数据的MLC设备中，为了能够更精确的测定FG中的电荷位准，则是以感应电流的量（而非单纯的有或无）达成的。

逻辑上，单层NOR Flash单元在默认状态代表二进制码中的“1”值，因为在以特定的电压值控制栅极时，电流会流经沟道。

经由以下流程，NOR Flash 单元可以被设置为二进制码中的“0”值：

ａ. 对CG施加高电压（通常大于5V）。

ｂ. 现在沟道打开，所以电子可以从源极流入漏极（想像它是NMOS晶体管）。

ｃ. 源-漏电流够高了，足以导致某些高能电子越过绝缘层，并进入绝缘层上的FG，这种过程称为热电子注入。由于漏极与CG间有一个大的、相反的极性电压，借由量子穿隧效应可以将电子拉出FG，所以能够地用这个特性抹除NOR

Flash单元(将其重设为“1”状态)。

２，NAND Flash[工作原理

NAND flash 一个高速缓存存储单元

NAND闸高速缓存利用穿隧注入写入，以及穿隧释放抹除。NAND Flash在今天的闪存盘与多数储存卡上都可看到。其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。ＮＡＮＤ FLASH存储器具有容量较大，改写速度快等优点，适用于大量数据的存储。

3，FLASH的物理结构和制作工艺

闪存的存储单元为三端器件，与场效应管有相同的名称：源极、漏极和栅极。栅极与硅衬底之间有二氧化硅绝缘层，用来保护浮置栅极中的电荷不会泄漏。采用这种结构，使得存储单元具有了电荷保持能力，与场效应管一样，闪存也是一种电压控制型器件。NAND型闪存的擦和写均是基于隧道效应，电流穿过浮置栅极与硅基层之间的绝缘层，对浮置栅极进行充电（写数据）或放电（擦除数据）。而NOR型闪存擦除数据仍是基于隧道效应（电流从浮置栅极到硅基层），但在写入数据时则是采用热电子注入方式（电流从浮置栅极到源极）。

4，FLASH的电路图，以NOR型为例

NOR技术Flash Memory结构，每两个单元共用一个位线接触孔和一条源线线，采用CHE的写入和源极F—N擦除，具有高编程速度和高读取速度的优点。但其编程功耗过 大，在阵列布局上，接触孔占用了相当的空间，集成度不高。

二：ＲＡＭ的工作原理

随机存取存储器（英语：Random Access Memory，RAM）又称作“随机存储器”，它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储信息的不同，随机存储器又分为静态随机存储器（英文：Static RAM，SRAM)和动态随机存储器（英文Dynamic RAM，DRAM)。

（1）静态RAM基本存储电路

静态RAM的基本存储电路是触发器，通常由6个晶体管组成，如图5-6所示。图中，T3和T4为负载管（相当于两个电阻），T5和T6为门控管，T1和T2为存储管，其他如图5-6所示。工作原理分述如下。

静态基本存储电路

a．写入过程，存储器地址编码经X和Y地址译码器（图中未画出）译码后，使图中的X地址选择线和Y地址选择线变为高电平，故T5、T6、T7和T8导通。若为写“1”，则数据总线上“1”信号经倒相电路后使D变为高电平和变为低电平，经导通管T5、T6、T7和T8的传导作用而导致A点为高电平和B点为低电平（即：T1管截止和T2管导通），表示“1”信息被写入；若为写“0”，则D点为低电平和为高电平，同样经T5、T6、T7和T8而使A点为低电平和B点为高电平（即：T1导

通和T2截止），表示“0”信号被写入。

b．读出过程，在读出操作时，X地址选择线和Y地址选择线变为高电平，故T5、T6、T7和T8通导。若存储电路中原存“1”（即：A点为高电平和B点为低电平），则A点和B点电平经T5、T6、T7和T8导通管传送到D点和点，其中点的低电平经读出放大器输出高电平逻辑“1”，表示存储电路中“1”信息被读出；若存储电路中原存“0”（即：A点为低电平和B点为高电平），则同样道理可使点变为高电平，经读出放大器倒相后输出逻辑“0”，表示“0”信号被读出。

无论读“1”还是读“0”，由于每次读出时只是把A点和B点的电平传送到D点和点，经读出放大器放大后送到数据总线，并不会改变触发器的工作状态。因此，静态RAM的读出是一种非破坏性读出。

(2) 动态RAM基本存储电路

动态RAM基本存储电路是以电荷形式存储二进制信息的，通常可以分为单管、三管和四管动态RAM存储电路。但是，广泛应用的还是单管动态RAM存储电路，现以它为例来分析动态RAM存储信息的原理。

图5-7所示为一个NMOS型单管动态RAM的基本存储电路。图中，Cg为存储电容，若Cg上存有电荷，则表示存储电路存“1”；若Cg上无电荷，则表示它存“0”；T为MOS管，用作开关。工作过程如下。

单管动态存储电路

a．写入过程，当图中存储电路被选中工作时，字线W为高电平，MOS管T导通，位线b上的写入信息电平便可经过T管直接送入存储电容Cg。若位线b上的写入信息为高电平“1”，则存储电容Cg被充电到这个高电平；若位线b上写入信息为低电平“0”，则Cg被放电到这个低电平。因此，动态RAM存储信息的原理是以存储电容上是否有电荷来标志的，Cg上有电荷表示存“1”，Cg上无电荷表示存“0”。

b．读出过程，对存储电路读出时，字线W也变为高电平，T导通，故Cg上电压可直接送到位线b。若读“1”，则Cg上电荷使位线b输出高电平“l”；若读“0”，则Cg上无电荷，故位线b输出低电平“0”。上述分析表明：单管动态RAM存储一位二进制信息只需一个MOS管，故它集成度高，成本低，适合制造大容量存储器。但对未选中的基本存储电路，由于字线W为低电平，存储“1”的那些存储

电容Cg上电荷因无泄漏通路而保持下来。但Cg上电荷总会有泄漏存在，且电容量又小。因此，为了保持住Cg上信息，必须周期性地给存“1”的基本存储电路充电，这种充电过程称为刷新。动态RAM存储器的刷新由刷新电路完成，刷新是周期性地进行，通常需要2ms时间完成芯片上所有存储单元的刷新。

本文标签： 电荷电路存储器存储单元数据